상당히 낮은 소비 전력으로 작동하는 터널 전계 효과 트랜지스터 개발

KISTI 미리안 『글로벌동향브리핑』 2014-12-19

- 왜곡 실리콘과 게르마늄을 조합한 구조를 이용 / 극저소비 전력으로 동작하는 터널 전류를 이용한 새로운 트랜지스터의 개발 성공 / 왜곡 Si와 Ge의 이질계면으로부터 되는 접합을 이용하는 것으로 기존과 거의 동등의 구조로 높은 성능을 가지는 터널 전계 효과 트랜지스터 실현 / IT 기기의 대폭적인 전력 절약화나 배터리 불필요한 집적회로 등 새로운 응용을 가능 - 일본 독립행정법인 과학기술 진흥기구(이하, JST) 전략적 창조 연구 추진 사업에 있어서 도쿄(Tokyo) 대학 대학원 공학계 연구과 연구 그룹은 극저전압에서의 동작이 가능한 새로운 구조의 터널 전계 효과 트랜지스터(주 1)를 개발하였다. IT 기기의 소비 에너지의 증대는 국제적으로도 중대한 과제이며 기존 MOS 트랜지스터(주 2)와는 동작 원리가 다른 극저소비 전력으로 동작하는 디바이스의 개발 경쟁이 격렬해지고 있다. 본 연구 그룹은 이번에 기존의 MOS(금속 산화막 반도체) 트랜지스터와 거의 동등한 소자 구조로 Si(실리콘)에 인장 응력을 가한 왜곡 Si(주 3)와 Ge(게르마늄)의 이질계면(주 4)으로부터 구성된 접합을 이용한 새로운 터널 전계 효과 트랜지스터를 실현하였다. 이 트랜지스터는 게이트 전압(주 5)의 약간의 변화로 상당히 큰 전류 변화를 실현하여 소자의 온 상태와 오프 상태로의 전류비를 세계 최고치까지 높이는 것에 성공하였다. 이 소자를 이용하는 것으로 낮은 전원 전압에서도 동작하는 집적회로를 실현하는 길을 열었다. IT 기기의 대폭적인 전력 절약화를 실현하여 배터리 불필요한 집적회로(LSI) 등 새로운 응용을 가능하게 하는 것이 기대된다. JST는 이 영역에서 재료・전자 디바이스・시스템 최적화 연구를 연대・융합하는 것으로 정보 처리 에너지 효율의 상당한 향상이나 새로운 기능의 실현을 가능하게 하는 연구개발을 진행하여 실제적으로 실용화하여 이노베이션에 연계되는 것을 목표로 하고 있다. 연구 과제에서는 실용적으로 고성능인 디바이스 기술을 개발함과 동시에 제작할 수 있는 극저소비 전력의 시스템 실현을 목표로 하고 있다고 한다. 연구 배경과 경위로 IT 기기가 소비하는 전력은 최근 급격하게 증가하고 있어 2025년에는 현재의 약 5배, 일본 국내 총 전력량의 20%를 소비한다는 시산이 있다. 소비 전력의 상당수는 LSI 칩에 기인하고 있기 때문에 에너지 이용의 비약적인 고효율화를 실현하기 위해서는 LSI 칩의 논리 연산에 사용되고 있는 MOS 트랜지스터의 소비 전력의 저감, 특히 전원 전압의 저감이 매우 중요한 과제가 되고 있다. 그러나 지금까지의 MOS 트랜지스터에서는 논리 연산에 있어서의 신호 온 상태와 오프 상태의 전류를 전압 변화로 바꾸는 것이 원리적으로 할 수 없기 때문에 전원 전압을 본질적으로 내릴 수 없다는 문제점이 있다. 이러한 문제점을 해결하기 위한 새로운 원리의 소자로서 전자가 에너지 장벽을 양자 역학적으로 터널링(주 6)할 때 터널 전류를 이용하여 이것을 게이트 전극에 의해 제어하는 터널 전계 효과 트랜지스터(터널 FET)가 최근 주목받고 있다. 그러나 터널 FET는 아직 연구 도상에 있어 전류를 약간의 전압 변화로 급격하게 바꾸려고 하여도 온 전류와 오프 전류의 차이를 크게 취할 수 없다고 하는 문제점이 있었다. 또한 재료적으로도 InGaAs나 GaSb 등 III-V족 화합물 반도체의 이질 구조를 이용하는 등 현재의 Si 집적회로에 있어서의 반도체 기술을 그대로 전용하는 것이 어렵고 단기간 실용화가 곤란하다는 문제점도 있었다. 터널 FET에 있어서 온 전류와 오프 전류의 차이를 크게 취하기 위해서는 전자의 양자 역학적 터널링을 일으키는 에너지 장벽폭(주 7)을 매우 얇게 하는 것 그리고 이 터널 전류를 크게 할 수 있는 재료 상의 연구개발을 하는 것이 필요하다. (<그림 1> (상))는 이번에 실현된 터널 FET의 디바이스 구조, (<그림 1> (하))는 실제로 시범 제작한 소자의 단면 투과 전자현미경 사진을 나타내고 있다. 기존부터 MOS 트랜지스터의 채널(주 2)로서 이용되고 있는 Si에 인장 응력을 가한 왜곡 Si와 Ge의 이질계면을 이용하여 터널링을 일으키는 소스 영역을 고농도의 Ge, 채널 재료를 왜곡 Si로 하였다. 그 결과 주류로 이용되고 있는 횡형(planar) 구조로 현재의 집적회로 프로세스에 적합한 재료를 이용하면서도 상당히 얇은 에너지 장벽폭을 형성하는 것에 성공하였다(<그림 2> (상)). 소자 제작 프로세스의 모식도를 (<그림 2> (하))에, 결과적으로 얻을 수 있던 소자의 전기 특성을 (<그림 3> (상))에 나타내었다. 양호한 전계 효과 트랜지스터 특성을 나타내는 것과 동시에 약간의 전압 변화로 급격하게 전류를 바꾸는 것으로 큰 온 전류와 오프 전류의 비를 얻는 것 양쪽 모두를 동시에 실현되는 것에 성공하였다고 한다. 그리고 이번에 터널 FET의 기판 측에 전압을 가하는 것으로 터널 FET의 온 전류가 크게 향상할 수 있는 점도 발견하였다. 결과적으로 S계수(주 8)로 부르는 전류 변화 속도의 척도로 최소치 28 mV/decade, 또한 온 전류와 오프 전류의 비가 107 이상이라는 지금까지의 터널 FET로 가장 큰 값을 실현하였다. 결과적으로 이 소자를 이용하는 것으로 현행 트랜지스터의 0.9에서 0.3볼트(V) 이하까지 전원 전압을 저하하여도 동작하는 집적회로를 실현하는 길을 열었다고 한다. 터널 FET는 향후 극저소비 전력 집적회로에 필수의 소자로서 세계적으로 인지되어 세계적으로 기업이나 국립 연구기관, 대학 등에서 격전을 벌이는 연구 개발이 진행되고 있다. 이번 연구 성과는 인텔이나 벨기에의 첨단 반도체 연구기관인 imec, 캘리포니아대 버클리교, 스탠포드대 등에서 보고되고 있는 터널 FET의 특성을 웃도는 성능을 실현하고 있다(<그림 3> (하)). 현재 데이터 센터나 IT 기기의 소비 전력 삭감과 에너지 절약의 필요성은 국제적으로도 명백한 과제라고 한다. 트랜지스터의 전력을 크게 삭감할 수 있는 터널 FET가 실용화되면 집적회로 기술에게 주는 영향은 상당히 지극히 크다고 할 수 있다. 특히 현재 Si 트랜지스터 공정과 정합성이 좋은 방식으로 실현될 수 있으면 현존하는 반도체 제조 공정에 큰 변경을 가하지 않고 용이하게 제작할 수 있으므로 현재 이용되고 있는 Si-MOS 트랜지스터와 함께 집적회로 내에 조립할 수 있어 폭발적으로 용도나 적용 예가 확대될 것으로 기대할 수 있다. 실용화를 위하여 새로운 소자 구조나 제작 공정의 최적화에 의한 보다 나은 성능 향상이 기대되어 향후 그 전도 기구의 정량적 이해를 통하여 소자 구조의 최적화를 진행시켜 나갈 예정이라고 한다. 터널 FET 기술은 지금까지 반도체 분야의 진전을 지지한 소자 치수의 미세화에 의지하지 않고 저소비 전력화를 실현될 수 있기 때문에 가까운 장래 한계를 맞이한다는 소자 미세화의 과제를 해결하여 특히 일본의 향후 반도체 산업의 활성화와 재생으로 연결되는 주요 디바이스 기술이 될 가능성을 가지고 있다고 한다. 또한 제품 응용의 관점에서는 센서 네트워크나 무급전으로 동작하는 집적회로 등을 포함하여 극저소비 전력 소자가 필요한 분야는 이미 많이 존재하고 있다. 터널 FET의 실용화에 의해 지금까지의 반도체 집적회로 기술에서는 실현될 수 없었던 새로운 응용 분야나 시장이 출현하여 응용 영역이 보다 폭넓게 적용될 것으로 기대하고 있다고 한다. (주 1) 터널 전계 효과 트랜지스터 반도체 중 에너지 장벽을 넘어 터널링하는 전류를 별도의 전극 전압에 의해서 제어하는 것으로 전류의 스위칭 동작을 실시하는 소자. (주 2) MOS 트랜지스터, 채널 MOSFET(MOS 트랜지스터)는 Metal-Oxide-Semiconductor(금속-산화막-반도체) Field-Effect-Transistor(전계 효과 트랜지스터)의 약자로 금속 전극에 가한 전압에 의해 반도체 측에 전자(부의 전하) 또는 정공(정의 전하)의 캐리어를 야기하여 전류의 온・오프 동작을 실시하는 소자로 LSI의 가장 기본이 되고 있는 소자이다. 캐리어가 주행하는 영역을 채널이라고 한다. (주 3) 왜곡 Si Si에 응력을 가하여 밴드 갭이나 이동도등의 물리적 특성을 변화시킨 것으로 현재, 다양한 방법으로 응력을 폐립하는 방법이 제안되고 있어 10년 정도 전부터 첨단 논리 집적회로 내의 트랜지스터 채널로서 실용화되고 있다. (주 4) 이질계면 다른 종류의 반도체를 접촉시키는 것으로 얻을 수 있는 계면. (주 5) 게이트 전압 전계 효과 트랜지스터의 전류의 온과 오프를 제어하는 게이트 전극에 더해지는 전압. (주 6) 양자 터널링 전자 등의 매우 미세한 입자가 고전적으로는 넘을 수 없는 포텐설(에너지) 장벽을 양자효과, 즉 시간과 에너지와의 불확장성 원리에 의해 넘어 버리는(투과하는) 현상. (주 7) 에너지 장벽폭 양자 터널링을 일으킬 때 고전적으로는 넘을 수 없는 포텐설(에너지) 장벽의 거리. (주 8) S계수 트랜지스터에서 전류를 한 자릿수 변화시키기 위해서 필요한 게이트 전압의 변화량으로 V/decade이라고 하는 단위가 사용된다. 여기서 decade은 전류 한 자릿수 분의 의미이다. <그림 1> (상) 이번에 실현된 터널 FET의 디바이스 구조 / (하) Ge 소스와 왜곡 Si 채널의 근방의 소자 구조와 시범 제작된 소자의 단면 투과 전자현미경 사진의 확대도 <그림 2> (상) Ge 소스와 왜곡 Si 채널에 따른 터널 FET의 터널링 특성 향상의 모식도 / (하) 이번에 제작한 터널 FET의 제조 공정의 개략도 <그림 3> (상) 이번 제작한 터널 FET의 전류‐전압 특성 / (하) 제작한 소자의 벤치마크(다른 연구 그룹으로부터 보고된 터널 FET와의 특성의 비교) ref_kwon-JSTTransistor-20141215-1.jpg ref_kwon-JSTTransistor-20141215-2.jpg ref_kwon-JSTTransistor-20141215-3.jpg http://www.jst.go.jp/pr/announce/20141215-3/index.html