천 배 성능 향상 고층건물 형 칩 디자인

KISTI 미리안 『글로벌동향브리핑』 2015-12-16

수 십년 동안, 공학자들은 도시 내 단층 구조들과 같이 설계된 프로세스와 메모리 칩을 가진 컴퓨터 시스템을 디자인했다. 와이어들은 데이터를 계산하는 프로세서와 이를 저장하는 메모리 칩 사이 디자탈 신호들을 이동시키기 위해 시가지 형태로 이 칩들을 연결시킨다. 하지만 교외 형 레이아웃들은 시간과 에너지를 낭비하도록 전자 회로 내 오랜 이동 거리와 일상적인 교통 체증을 만들어낸다. 이는 왜 컴퓨팅을 위해 혁신적이고 새로운 고층 구조를 개발하려고 부교수 수브하시쉬 미트라 박사와 교수 H. –S 필립 웡 박사 등 스탠포드 대학 공학자들과 함께 세 개의 다른 대학들의 연구원들과 연구하는 이유이다. IEEE 컴퓨터 저널의 특별호인 리부팅 컴퓨팅에서, 연구팀은 나노공학된 컴퓨팅 시스템스 기술 혹은 N3XT로 새로운 접근법을 설명하고 있다. N3XT는 고층 빌딩의 층들과 같이 프로세서와 메모리를 집적화하고 작은 전자 엘리베이터의 역학을 하는 수 백만 바이어스들로 이 소자들을 연결하여 데이터 병목 현상을 해결할 것이다. N3XT 고층 접근법은 저층 회로를 이용하여 가능한 것에 비해 더 많은 데이터를 훨씬 더 적은 에너지를 이용하여 훨씬 더 빠르게 움직일 것이다. 미트라 박사는 자신들이 미래의 컴퓨팅 요구들을 충족시킬 수 있는 플랫폼을 개발하기 위해 세계적인 지식인 그룹과 첨단 기술들을 결합시킬 수 있었다고 전했다. 저층에서 고층 구조로 전자소자들을 이동시키는 것은 산업계에서 큰 투자를 요구하고 이 움직임을 만들기 위해 큰 페이오프를 요구할 것이다.더 낮은 에너지 사용과 더 높은 속도를 결합할 때, N3XT 시스템들은 수 천 배까지 일반적인 접근법을 능가할 것이라고 웡 박사가 말했다. 이런 진보들을 가능케 하기 위해, N3XT 연구팀은 고층 컴퓨터 회로들을 만들도록 실리콘으로 만들 수 없는 것을 이 디자인이 할 수 있는 새로운 나노 물질들을 이용하고 있다. N3XT로 전체가 일부분들의 합보다 실재 더 크다고 얼마나 소프트웨어와 하드웨어가 상호작용하는지 최적화를 돕고 있는 공동 저자이며 스탠포드 전기 공학과 교수인 쿠늘 오루코턴 박사가 말했다. 공학자들은 이전에 실리콘 칩들을 적층하려고 시도했지만 제한된 성공을 거두었다고 이 논문의 주저자이며 스탠포드 대학에서 박사후 연구원인 모하메드 M. 사브리 알리 박사가 설명했다. 실리콘 칩을 제작하는 것은 첫 번째 층을 손상시키지 않고 또 다른 층을 상부에 놓는 실리콘 칩을 만들기 위해 매우 심각한 문제를 일으키는 화씨 1800도 가까운 온도가 요구된다. 3-D 혹은 적층된 칩들을 만드는 현재의 접근법은 두 실리콘 칩들을 분리해서 만들고 이후 이들을 적츨하고 수 천 개의 와이어들로 서로를 연결하는 것이다. 그러나 일반적인 3-D 실리콘 칩들은 여전히 교통 체증을 유발시키고 있고 상대적으로 많은 연결 와이어들을 통해 데이터를 이동시키는데 많은 에너지를 요구한다. N3XT 연구팀은 매우 다른 방법으로 이를 접근하고 있다. 이 접근법은 먼저 에너지가 덜 소비되도록 일반적인 와이어보다 더 짧은 거리에 걸쳐 더 많은 데이터를 이동시킬 수 있는 수백 만 개의 전자 엘리베이터들에 의해 연결된 서로의 상부에 프로세서와 메모리의 층들을 만드는 것이다. N3XT 접근법은 전자적인 수퍼 소자로 계산과 메모리 저장을 결합하는 것이다. 열쇠는 프로세서들이 하부 층에 손상을 입히지 않는 새로운 층으로 메모리의 상부에 만들어질 수 있도록 실리콘보다 훨씬 더 낮은 온도에서 제조될 수 있는 비 실리콘 물질들을 이용하는 것이다. N3XT 고층 칩들은 탄소 나노튜브 트랜지스터(CNT)들을 기반으로 한다 트랜지스터들은 디지털 0과 1을 만드는 작은 온-오프 스위치인 컴퓨터 프로세서의 기본 단위 소자이다. CNT는 실리콘 프로세서에 비해 더 빠르고 더 에너지 효율적인다. 또한, N3XT 구조에서 그들은 다른 메모리 층의 위와 아래에서 제작되고 위치될 수 있다. 팀 멤버들는 저온 제조 공정들을 이용하여 CNT 상부에 제작될 수 있는 실리콘 이외 물질들을 이용하는 데이터 저장 기술들을 이용하려고 시도 중이다. 이런 데이터 기술은 저항 임의 접근 메모리 혹은 RRAM이라 불린다. 저항은 0을 만들도록 전자들을 느리게 하지만 전도성은 1을 만들도록 전자들을 흐르게 한다. 작은 전기가 이 두 디지털 상태들 사이에서 RRAM 메모리 셀들을 스위치한다. N3XT 팀 멤버들은 디지털 1과 0들을 저장하기 위해 다양한 나노크기 자기 물질들을 가지고 실험하고 있다. 마치 고층 빌딩들이 통풍 시스템들을 가지는 것처럼 N3XT 고층 칩 디자인들은 열 냉각 층들을 포함한다. 스탠포드 대학 기계공학자들인 케네쓰 구드슨과 메흐디 아쉐기 박사들에 의해 주도된 이 연구는 전자소자들의 적층에서 발생하는 열이 전체 시스템 성능을 저하시키지 않도록 도와준다. 미트라 박사와 웡 박사는 이미 고층 칩의 작동 프로토타입을 시현했다. 2014년 12월 국제 전자 소자 미팅에서, 그들은 두 CNT 층들 사이 겹쳐진 두 RRAM 메모리 층들로 만들어진 4층 칩을 발표했다.그들의 N3XT 논문에서, 그들은 그들의 고층 접근법이 어떻게 많은 중요하고 매우 요구되는 산업 소프트웨어 응용들을 수행하는데 천 배 더 효율적이었는지 보여주는 시뮬레이션을 수행했다. 존 D. 와 케서린 T. 맥어셔 재단에서 지니어스 그랜트를 받은 스탠포드 컴퓨터 과학자이며 N3XT 공동 저자인 크리스 레 박사는 그가 컴퓨팅이 다크 데이터 시대로 불리는 것으로 들어가지 않게 하려고 N3XT 협동연구에 참여하였다고 말했다. 가까운 범위 내 존재하는 엉청난 데이터의 부피가 있으며 이는 건강 관리에서 기후 변화까지 몇 가지 사회의 가장 심각한 문제들에 관련된 것이지만 이 데이터를 불러내고 이를 이용하는데 요구되는 컴퓨터 성능이 부족하다. N3XT 프로젝트에서 기대하는 것처럼 이런 몇 가지 중요한 문제들을 해결하기 위해 이 성능을 향상시켜야 한다고 레 박사가 전했다. 그림 설명: 스탠포드 공학자들인 수브하시쉬 미트라 박사와 H. –S 필립 웡 박사에 지도된 다수 캠퍼스 연구팀은 컴퓨팅을 위한 혁명적인 고층 구조를 개발했다. skyscraperst.jpg http://m.phys.org/news/2015-12-skyscraper-style-chip-boosts-fold.html