Science

40G 비트/초의 초고속 전송을 실현하는 회로 기술 동향

장종엽엔에스 2015. 1. 8. 09:17

KISTI 미리안 『글로벌동향브리핑』 2015-01-08
무선, 유선 모두 통신기술에서의 관심은 높다. 구체적으로는 저소비 전력의 10G 비트/초 시리얼 링크나 실리콘 포토닉스 기술에 의한 고속 트랜시버 등이 있다.

유선 통신(와이어 라인 커뮤니케이션)은 주로 3개의 요소 기술로 구성된다. 송신기(트랜스미터), 수신기(리시버), 그리고 전송 매체(미디어 또는 채널)이다. 송신기에는 주파수 기준의 발생 회로, 신호를 증폭하는 파워 업, 전송 매체의 특성을 미리 보상하는 회로, 신호를 변조하는 회로 등이 탑재된다. 수신기에는 미소한 신호를 증폭하는 저 잡음 앰프, 주파수 기준의 발생 회로, 전송 매체의 특성을 보상하는 등화기(等化器), 신호를 복조하는 회로 등이 탑재된다. 송신기와 수신기를 정리한 회로가 트랜시버이다.

전송 매체에는 금속 케이블(동 케이블)과 광 섬유 케이블이 있다. 전송 속도와 전송 거리가 양자의 경계를 결정하고 있다. 전송 속도가 높으면서 전송 거리가 긴 통신에서는 광 섬유 케이블을 사용하고 그 이외에서는 동 케이블을 사용하는 경우가 많다.전송 거리가 짧으면 동 케이블로도 40G 비트/초라는 초고속 전송을 실현할 수 있고 전송 거리가 길면 1G 비트/초급에서도 광 섬유를 사용하게 된다. 또한 신호 품질의 높이를 강하게 요구하는 경우는 고품질 전송이 가능한 광 섬유를 일부러 채용하기도 한다.

이러한 유선 통신에 관한 최신의 회로 기술이 ISSCC(International Solid-State Circuits Conference)에서는 발표된다. ISSCC 2015에서 발표 예정인 유선 통신에 관한 개발 성과는 총계로 26건으로, 이러한 성과는 3개의 세션으로 나누어져 발표될 예정이라고 한다. 세션 3(서브 테마는 ′초고속 유선 트랜시버와 에너지 효율의 높은 링크′, 2015년 2월 23일 발표 예정)과 세션 10(서브 테마는 ′첨단 유선 통신기술과 PLL′, 2015년 2월 24일 발표 예정), 세션 22(서브 테마는 ′고속광 링크′, 2015년 2월 25일 발표 예정)라고 한다.

세션 3(초고속 유선 트랜시버와 에너지 효율의 높은 링크)에서는 28 G 비트/초의 고속 전송에 대응한 트랜시버나 40 G 비트/초와 초고속의 전송을 실현하는 송신기 등의 개발 성과가 발표될 예정이다. 미국 Broadcom은 복수의 28 G 비트/초 시리얼 전송 규격에 대응한 트랜시버를 발표한다. 백 플랜 용도를 상정하였고 제조 기술은 28 nm의 CMOS이다.

일본 히타치(Hitachi, 日立) 제작소는 적응 패턴 매칭의 36탭 판정 귀환 등화기(DFE)와 데이터 전송 타이밍 조정용 PLL을 탑재한 40 dB의 손실을 보상하는 신호 정형기(시그널 컨디셔너)를 발표한다. 대응하는 전송 속도는 0.3 G 비트/초~40 G 비트/초로 제조 기술은 28 nm의 CMOS라고 한다.

이 외에 PAM4 전송에 대응한 송신기 회로를 Broadcom와 Intel이 각각 발표한다. PAM4(4치(値) 펄스 진폭 변조)란 2비트의 신호를 ′00/01/11/10′의 4단계의 신호 진폭으로 전송하는 변조 방식으로 같은 전송 속도로 필요한 주파수 대역이 1/2로 감소된다. 금속 케이블은 고주파 측에서의 손실이 크기 때문에 신호 성분을 저주파 측에 시프트하는 것은 전송 손실의 경감(전송 거리의 연장)이라는 큰 메리트로 연결된다.

Broadcom가 발표하는 것은 36G 비트/초를 PAM4로 전송하는 송신기 회로이다. 18G 샘플/초로 동작하는 8비트의 디지털・아날로그 변환기(D-A 변환기)를 내장하였고 제조 기술은 28 nm의 CMOS이다.Intel이 발표하는 것은 NRZ 신호와 PAM4 신호의 출력을 바꾸는 것이 가능한 듀얼 모드의 송신기 회로로, 전송 속도는 16 G비트/초~40 G비트/초로 높고 14 nm의 CMOS 기술로 제조하였다고 한다.세션 10(첨단 유선 통신기술과 PLL)에서는 소비 전력을 경감한 유선 통신 회로의 연구 개발 성과가 많이 발표될 예정이다.

스위스의 로잔 연방 공과대학(École Polytechnique Fédérale de Lausanne, EPFL)과 스위스의 반도체 개발 기업 Kandou Bus는 공동으로 7.5 mW와 소비 전력이 낮고 7.5 G 비트/초를 전송하는 시리얼 데이터・트랜시버를 발표한다. 멀티 드롭의 메모리・인터페이스 전용으로 제조 기술은 40 nm의 CMOS라고 한다.

미국의 Intel은 1비트당 데이터 전송 에너지가 5.9 pJ와 낮은 시리얼 링크의 개발 성과를 발표한다. 데이터 전송 속도는 10G 비트/초로 MM-CDR(Mueller-Muller baud-rate Clock Data Recovery) 기능을 구비한다. 제조 기술은 14nm의 FinFET CMOS 기술이다.

스위스의 IBM은 2탭 판정 귀환 등화기(DFE)를 갖춘 16 G 비트/초 대응으로 G 비트/초 당 소비 전력이 2 mW로 낮은 수신기를 발표한다. 프로그래머블인 액티브 피킹・트랜지스터 어레이를 가지고 있는 연속시간 선형 등화기(CTLE)를 내장한다.

이 외에 FRACTIONAL-N PLL 회로의 개발 성과를 대만 MediaTek과 미국 IBM이 각각 발표한다.

세션 22(고속광링크)에서는 전자 회로와 광 회로를 융합한 실리콘 포토닉스 기술에 의한 고속 트랜시버의 발표가 될 예정이라고 한다. 후지쯔(Fujitsu, 富士通) 연구소나 후지쯔 등의 공동 연구 그룹은 하이브리드 실리콘 포토닉스 기술에 의한 25 G 비트/초의 트랜시버를 발표한다. 제조 기술은 28 nm의 SOI CMOS 기술이라고 한다. 후지쯔 연구소는 광 링크 전용의 Retimer IC의 개발 성과도 발표한다. 25.78 G 비트×4 채널 출력으로 제조 기술은 130 nm의 실리콘 게르마늄(SiGe)・바이폴러 CMOS 기술이라고 한다.

벨기에 imec을 중심으로 하는 연구팀은 파장 분할 다중(WDM) 링을 베이스로 하는 실리콘 포토닉스 기술로 실현된 20 G 비트/초×4 채널(합계로 80 G 비트/초)의 트랜시버를 발표한다.

미국 Oregon State University를 중심으로 하는 연구팀은 실리콘 포토닉스 기술에 의한 25 G 비트/초의 트랜스미터(송신기)를 발표한다. 2탭의 비대칭 피드포워드(feed forward) 등화기(FFE)와 동적 온도 조정기를 탑재했다. 제조 기술은 65 nm의 CMOS 기술이라고 한다.